如何做FPGA验证

一、如何做FPGA验证

不能FPGA是数组逻辑电路设计，可以验证数字电路的组合和时序电路模拟电路用仿真软件如pspice可以验证

二、谁能跟我解释下，人们常说的“做FPGA原型验证”，这里的“原型验证”怎样讲？

原型=prototype

验证=verify

在ASIC或其它ASSP芯片的开发过程中，直接流片的成本很高，通常采用的方法是先将逻辑设计进行综合、布局、布线，在FPGA平台进行验证，而FPGA具有可编程的特点，可以反复修改逻辑设计，直至达到满意的结果，避免多次流片造成的高成本/高风险；

三、FPGA怎么输入数字信号及验证

FFT做验证的话，你可以内部例话一个RAM。然后RAM内部覆上初值。当然咯~~~这个RAM内部的初值是你经过计算的结果。这样就省掉FLASH和SD卡咯。不过这个是看内部的RAM资源。

信号可以不可以用signal tap，具体看内部ram的使用情况的。如果片内资源允许的话，可以直接抓出来看。

signal tap的教程。

所以你现在要做的事情是：看一下quartus的综合报告，看看你有多少Block RAM资源还可以用。如果多一点的话就省力啦。你只要演算出一堆数据。和结果。然后存到RAM里面。就ok。然后输出的数据用signal tap拉出来看，和你计算的结果看看对不对。

如果没有多少RAM了。那么句需要备用手段了。RAM不够。只好找地方存储。这个时候FLASH和SD就可以用上了。麻烦的是你要做对应接口。。。这个挺麻烦的。然后输出也是一样。输出一般来说输出到计算机上比较好。RS232接口或者usb接口都可以。

基本就是这样了

四、FPGA的testbench和simulation

当你的写完HDL描述，并经过编译将语法错误排除之后，为了验证你的描述能否完成你设计的功能，就需要写一个仿真激励文件testbench，然后进入仿真(simulation)过程，从仿真结果中判定你的描述是否与你设计的功能吻合。

五、FPGA验证之功能仿真和时序仿真的区别与方法

前仿真是功能仿真，不带时延的仿真。 后仿真是带时延的仿真。 一般做FPGA设计，只要进行前仿真即可，后仿真要做的事情，由写给FPGA的时序约束文件来保证。 后仿真一般芯片设计的时候用的多些。

六、怎么学习CPLD/FPGA

比如你用Verilog写代码，别人用VHDL写的代码你能看懂就行了。

2.关于器件

当初在学校的时候不知道为什么对Xilinx鬼迷心窍，对Altera有点反感，有关Altera的资料一般都不看，实际工作后，才知道一般公司Xilinx、Altera、Lattice的产品都会用，主要取决项目要实现的功能，成本等等。所以，对于入门者来说，一般精通1家公司的产品，对其他几家公司的产品了解熟悉一下就可以了，等到工作中用得到的时候不至于从头开始学，其实几家公司的产品都差不多的，没什么本质的区别，区别只是公司提供的技术支持、参考设计是否完善，个人感觉Xilinx的参考设计还是比较完善的。

3. 关于参考书

其实参考书不在多，在于精，由于我个人主要使用Verilog，在此推荐几本。

1. Verilog数字系统设计教程，夏宇闻，北航出版社

2. 设计与验证-VerilogHD，EDA先锋工作室，人民邮电出版社

3. FPGA/CPLD设计工具 Xilinx ISE使用祥解，EDA先锋工作室，人民邮电出版社

4. Altera FPGA-CPLD设计(基础篇) EDA先锋工作室，人民邮电出版社

4. 关于开发板

对于刚入门的人来说，拥有1块开发板可以起到事半功倍的效果。当初在学校学习的时候，考虑买开发板的时候，追求FPGA的逻辑门比较多，其实这是没有必要的，我在学校的时候买了一块Spartan-3的40万门开发板，对于入门者来说根本就用不了这么大的芯片，20万门甚至5万门的已经足够了。当然开发板上的其他资源要尽量丰富。比如按键、七段数码管、EEPROM、串口等等吧。5 参考设计